14nm Fin凹陷集成：机制、物理原理与工艺控制

在完整流程中的功能

在先进的多栅极架构中，从平面场效应晶体管向三维结构的转变代表了静电控制和沟道设计的根本性转变。与平面器件相比，具有多个栅极的非平面三维器件是实现高电流驱动能力和更佳短沟道特性的更有希望的候选者 [P1]。在 14nm 鳍式场效应晶体管（FinFET）制造序列中，硅鳍结构在经历了高深宽比沟槽刻蚀后最初呈现出偏高的垂直轮廓。14nm 鳍回刻集成步骤是一个决定性的物理调控模块，在此步骤中，该原始刻蚀的硅鳍轮廓在栅极电介质和栅极电极形成之前被局部重新定义。

14nm 鳍回刻集成步骤的主要功能目标是，从鳍顶部各向异性地去除硅，故意使鳍相对于周围的氧化物向下凹陷，从而将光刻定义的鳍高度与静电有源沟道高度解耦。在 14nm 节点的 FinFET 器件物理中，短沟道行为和静电沟道控制主要由栅极叠层包裹的垂直鳍侧壁主导，而非由鳍顶部的导电主导。使鳍顶部凹陷可以建立可控的硅几何形状，从而最小化寄生顶部角导电，并为后续的牺牲氧化物回刻和选择性厚栅极氧化步骤准备定义良好的表面。

该硅回刻操作直接位于主鳍沟槽刻蚀和硬掩模去除之后，交付一个结构优化好的三维鳍轮廓。它为所有后续的前段工艺（FEOL）操作建立了几何基准，包括沟道应变工程、穿通阻挡层（PTS）阱区离子注入、牺牲栅极沉积以及最终的置换金属栅极（RMG）形成。

上游输入状态

在进入鳍回刻刻蚀模块之前，晶圆会经历激进的自上而下光刻和硅深沟槽刻蚀。此步骤继承的输入状态呈现出独特的结构、材料和表面形貌特征：

• 刻蚀后的硅鳍形貌：硅鳍呈高深宽比垂直墙状，由开放的沟槽隔开。其总物理高度反映了硅深沟槽刻蚀深度与剩余硬掩模高度的结合。
• 已图形化的鳍轮廓与线宽粗糙度：输入的硅鳍已通过亚衍射多重图形化技术（如自对准双重图形化 SADP 或自对准四重图形化 SAQP）进行图案化。因此，鳍继承了上游的线宽粗糙度（LWR）、微小的节距偏移变化，以及由反应离子刻蚀产生的轻微锥形垂直侧壁角度。
• 硬掩模剥离后的表面：用于图案化深鳍沟槽的主氮化硅或氧化硅硬掩模帽层已被清除，在鳍顶部和上侧壁留下裸露的单晶硅。
• 次表面损伤与应力：来自先前反应离子刻蚀的高能机械力和高能离子轰击，会在暴露的硅表面留下微应变和局部晶格位移损伤。管理反应离子刻蚀过程中的离子轰击能量至关重要，因为众所周知，等离子体诱导损伤（PID）会降低栅极电介质和金属氧化物半导体场效应晶体管（MOSFET）的可靠性 。

管理这些输入的表面和材料条件至关重要，因为硬掩模去除或表面损伤的任何空间不均匀性都会直接扰动鳍回刻机制中的刻蚀前沿。

物理与化学机理

鳍回刻的核心机理依赖于从鳍顶部实现高度定向、各向异性的硅材料去除，同时保护垂直鳍侧壁以保持严格的临界尺寸（CD）控制。在干法刻蚀模块中，利用等离子体刻蚀系统可以实现定向或各向异性刻蚀 [T1]。该操作通常采用精细调控用于卤素基硅去除的电感耦合等离子体（ICP）反应离子刻蚀方案。

各向异性硅去除与表面反应

在卤素基硅回刻方法中，前驱气体（如氯气 Cl2、溴化氢 HBr 或含氟化学品）在等离子体腔室中被电离，生成活性卤素自由基和正离子。这些反应性自由基吸附到暴露的硅鳍顶部，断裂共价 Si-Si 键并形成挥发性反应产物（如四氯化硅 SiCl4 或四溴化硅 SiBr4），并持续从腔室中排出。

为了保持各向异性，由射频衬底偏压提供的定向离子轰击将正离子加速到垂直于晶圆表面的方向。这些碰撞离子直接将动能传递给水平鳍顶部，从而加速垂直于表面的化学脱附和反应速率。

侧壁钝化与轮廓完整性

为了抑制对垂直鳍侧壁的横向侵蚀，会将钝化气体物种（如少量添加的 O2、N2 或碳氟改性剂）引入等离子体中。这些添加剂与硅和卤素自由基反应，在鳍表面形成一层极薄的保护性钝化层（如氧卤化硅 SiOxFy 或 SiOxCly）。

由于水平鳍顶部遭受直接的高能离子轰击，顶面的钝化膜被持续溅射剥离，从而实现快速的垂直硅刻蚀。相比之下，垂直鳍侧壁遭受的直接离子碰撞微乎其微；钝化膜在侧壁上保持完整，动力学上抑制了横向硅去除，并保持了鳍宽和侧壁斜率。

输入鳍轮廓              定向离子辅助刻蚀             回刻后的鳍几何形状
     +-------+                          |  |  |  |                         +-------+
     |  Si   |                          V  V  V  V                         |       |  回刻后的
     |  Fin  |                  +-----------------------+                  |  Si   |  硅鳍顶部
     |       |                  |    垂直离子碰撞       |                  |  Fin  |
+----+-------+----+             +----+-------+----------+             +----+-------+----+
|  衬底 / STI     |                  |  Si   |                        |  衬底 / STI     |
+-----------------+                  +-------+                        +-----------------+

深度均匀性与深宽比相关刻蚀

回刻后的硅鳍顶部的最终垂直位置决定了所有后续栅极电介质和氧化模块的初始高度基准。要实现亚纳米级的跨晶圆回刻深度均匀性，需要精细管理等离子体密度、气体分布和深宽比相关刻蚀（ARDE）。在密集鳍阵列中，局部自由基消耗或离子阴影效应可能会降低相对于孤立区域的硅刻蚀速率。现代工具采用在扩散主导模式下运行的低压、高密度 ICP 配置，以最小化微负载并保持跨不同布局密度的相同鳍高。

下游影响与失效传播

14nm 鳍回刻集成步骤是 FEOL 流程中的一个关键分水水岭。由于鳍轮廓几何形状决定了下游氧化和栅极电介质生长的方式，鳍回刻深度的变化会直接将结构和电学失效模式传播到下游模块中。

将静电控制与光刻高度解耦

通过在栅极氧化物生长之前设定顶部鳍的高度，该模块确保有效沟道高度（H_fin）由均匀的侧壁暴露决定，而非由光刻顶部高度变化决定。硅回刻深度与电学性能之间的关系包含几个关键的权衡：

• 回刻不足（硅去除不充分）：使鳍顶部相对于隔离基线偏高。在后续氧化过程中，过高的鳍顶部可能会遭受不均匀的氧化物生长和上角处的局部电场集中，导致阈值电压（V_t）不稳定和寄生角泄漏增加。
• 过刻（硅去除过多）：过刻去除了过多的硅，缩短了最终暴露的鳍高度。这会缩小总有效有源沟道面积（W_eff = 2 * H_fin + W_fin），直接导致开启状态驱动电流（I_on）和跨导（g_m）低于目标规格。
• 钝化层击穿与侧壁侵蚀：如果侧壁钝化在硅回刻刻蚀期间击穿，横向刻蚀会退化鳍侧壁，减小鳍宽（W_fin）。鳍宽的变窄或锥化会降低短沟道控制能力，并推高漏致势垒降低（DIBL）和亚阈值泄漏（I_off）。

界面完整性与栅极电介质可靠性

不均匀的硅回刻或鳍顶部的剧烈离子损伤会导致表面微观粗糙度或尖锐的角晶面。当沉积牺牲栅极氧化物和后续的高 k 栅极电介质（如 HfO2）时，尖锐的鳍顶部角会引发严重的电场集中。这种局部电场增强会加速电荷捕获和经时电介质击穿（TDDB），损害器件的长期可靠性。

对源/漏外延的影响

在栅极图形化之后，有源鳍延伸区会进行抬升源/漏结构的选择性外延生长（SEG）（例如用于 pFET 的 SiGe 或用于 nFET 的 SiP）。如果鳍回刻步骤产生不均匀的鳍高或损伤的表面晶格，外延成核将变得不均匀，导致堆垛层错、晶面扭曲或高接触电阻（R_c）。

实际操作步骤

在完整的 14nm 集成序列中，此步骤具体在有源鳍暴露模块中执行。要查看此单元操作的确切结构转变、工艺参数和交互式 3D 模型，您可以在交互式流程中打开 FIN_RECESS 步骤 66。

此步骤将衬底从刻蚀后的鳍沟槽过渡到精确回刻的硅鳍高度，为后续的牺牲氧化物回刻、阱区注入和栅极叠层形成做好准备。

相关学习路径

要了解鳍回刻工艺如何与制造流程的其他部分交互，请探索关于 14nm FinFET 工艺流程图 的全面指南，该指南详细介绍了从衬底制备到后段工艺（BEOL）互连的端到端集成逻辑。

鳍回刻模块与几个相邻工艺步骤紧密协调运作：

• 间隔层定义鳍图形化：亚衍射光刻（SADP/SAQP）和硅深沟槽刻蚀，用于建立初始的鳍宽、节距和晶向。
• 牺牲氧化物回刻：拉低浅沟槽隔离氧化物以暴露 3D 沟道侧壁的电介质湿法/干法回刻步骤。
• 穿通阻挡层（PTS）注入：用于将重掺杂剂注入亚鳍区域的阱工程步骤，用于抑制有源沟道下方的次表面泄漏路径。
• 置换金属栅极（RMG）模块：先栅极工艺后沉积的高 k 栅极电介质（例如 HfO2）和功函数金属叠层，共形包裹暴露的 3D 沟道轮廓。

未来展望

随着逻辑制程超越 14nm 进入亚 3nm 环绕栅极（GAA）架构，传统的鳍回刻工艺正在发展以满足亚纳米级的制造公差：

• 原子层刻蚀（ALE）：传统的等离子体反应离子刻蚀正被原子层刻蚀（ALE）方案所增强或取代。ALE 利用自限制循环表面吸附和脱附反应，实现埃级深度控制，而不引入次表面晶格位移或等离子体损伤。
• 向纳米片架构的过渡：在环绕栅极（GAA）纳米片中，传统的硅鳍回刻被牺牲 SiGe 选择性回刻和纳米片释放工艺所取代。然而，选择性干法刻蚀、侧壁钝化和原子级轮廓控制的基本物理原理仍然是 GAA 沟道制造的基础。
• 异质沟道材料：先进节点探索集成在硅上的高迁移率沟道材料（如 SiGe 或 III-V 族化合物 InGaAs）。回刻这些异质沟道需要多重选择性刻蚀化学作用，在保护复杂化合物界面的同时精确定义有源沟道尺寸。