LELE 将目标图形分成两组，分别光刻并刻蚀。它缓解单次成像需要处理的图形密度，但将两组位置重新组合时，套刻与边缘位置误差仍然重要。 [P1]这条 7nm Flow 的 CON／CB 栅接触段就有 E1、E2 两轮成像与记忆层转移，应依据两轮成像与刻蚀的职责识别，而不是只看步骤缩写。
E1 先写在哪里？
第 305 步 Gate Contact_E1 Lithography 在胶层中定义第一组开口。随后 SiON 与记忆层刻蚀把该图形转入掩膜栈，才重新准备下一轮成像。这样即使第一轮胶不再保留，E1 的位置信息仍能由结构保存。此处的“记忆”指图形保存；不需要把它解释为一种未经本例证实的特殊化学记忆效应。
Process checkpoint · 工艺坐标
理解 Gate Contact_E1 Lithography 的工艺作用
区分当前光刻胶图形与下层保留图形，追踪 E1、E2 如何进入组合刻蚀。
与「7nm 栅接触为何曝光两次？读懂 LELE 图形保存」相关的流程位置：7nm FinFET · CON · Step 305
LELE 栅接触：两轮图形如何合成一个开口集合E2 加入的是另一部分图形
第 314 步 Gate Contact_E2 Lithography 在重新准备的表面上形成第二组。观察时要同时追踪当前胶图形与下方已记录的图形，不能只看最上层有没有孔。所链接实例的 E1、E2 属于组合接触位置，不宜套成“E2 只是对 E1 进行修正或切断”的通用说法。第二轮随后也经记忆层刻蚀写入。
为什么最后还有一次 Integrated Etch？
第 319 步把组合图形向下转移到器件介质，准备通往目标栅区域的接触空腔。此前两轮主要在分配并保存图形，这一轮继续完成深度方向的转移。后续去胶、清理和金属填充尚未发生，开口不是已经导电的接触。
有 spacer 就是 SADP 吗？
不是。这个流程中也有缩小开口的侧墙步骤，但两组接触位置仍由 E1、E2 定义。典型 SADP 利用芯模两侧的侧墙生成倍增图形，空间定位方式不同。应依据侧墙承担的作用区分两者，不能只靠关键词判断；同样，7nm 的其他多色或侧墙图形化段也不能全部统称为简单 LELE。
图形位置与存储
独立示意图分别表示已存储的 E1、新的 E2 胶图形和合并开口的后续转移。红蓝只区分两组图形贡献，不表示材料种类或实测误差。当前胶层去除后，下层已记录的信息可以保留。开口仍是空腔，图解不证明套刻精度，也不表示接触已完成。
独立原理示意；非课程截面、实测结果或工艺规格。
参考来源
Toward 3nm overlay and critical dimension uniformity: an integrated error budget for double patterning lithography
W. Arnold · SPIE Advanced Lithography