“漏电”描述不需要的电流，不是一种唯一机制。隔离相关漏电关注破坏器件区域分隔的路径；结漏电关注偏置半导体结附近的输运。隔离附近的缺陷也可能影响结漏电，因此两类问题可以重叠，不是互斥的两个盒子。[T3]
先找端点与边界
命名之前，先问电流测在哪两个端点之间，以及原本用什么边界限制它。沿表面在相邻区域间导通，与反偏结耗尽区产生电流，是不同假设。
同一个测试结构可能包含多条路径，测得电流是规定条件下各项贡献的组合。仅仅按最近的可见结构给现象命名，不能证明哪条路径主导。
Process map · 流程地图
28nm Planar Flow 内所选的 2 步学习路线
查看隔离沟槽沿线形成的硅与氧化物界面。
真实步骤命名、逐层截面与原理讲解收录于 28nm Planar Flow 课程内，按账户权限解锁。
结漏电本身也可能有多项贡献
耗尽区域中的热产生、邻近区域的载流子扩散，以及不同条件下的场辅助输运，都可能参与。缺陷与界面又会改变各项贡献；相对重要性取决于结、周围环境和偏置。[T3]
因此，“结漏电”不自动等于体晶体内部问题。靠近受损侧壁的结可能受到明显界面贡献，即使电学测量仍被称为结漏电。
| 候选路径 | 应检查的边界 | 重要限制 |
|---|---|---|
| 区域间近表面导电 | 表面势能与隔离几何 | 介质看起来完整，不代表电学隔离成立 |
| 结附近产生电流 | 耗尽区及相关缺陷 | 表面和体内贡献可以共存 |
| 场辅助结输运 | 局部电场与能带 | 偏置依赖不是唯一机制指纹 |
| 导电残留或桥接 | 两端之间的物理连续性 | 看到介质空洞不能直接证明桥接 |
几何与界面质量要一起读
隔离沟槽可以切断某条几何路径，同时引入侧壁界面。如果该界面电学状态不理想，另一种不需要的电流可能仍然存在或新出现。因此，不应只问沟槽里有没有介质，还要问完成后的结构是否阻挡相关电流路径。
反过来，降低结相关的产生电流，也不能证明所有相邻区域之间都隔离良好。两个目标需要各自针对性的证据。
一个不涉及配方的推理例子
设想两个沟槽轮廓相似的结构，漏电却不同。仅凭图形无法在界面状态、结分布或其它路径之间作出决定。再设想改变隔离几何后电流改变：这个相关性值得形成假设，但修改可能同时改变侧壁面积和局部静电。
严谨解释应说清所提出的路径，并承认这些耦合变化，而不是从一个视觉缺陷或一个电流值宣布单一根因。
原始资料链接
参考来源
Physics of Semiconductor Devices - Full
S. M. Sze, Kwok K. Ng
Physics of Semiconductor Devices · ISBN 978-0-471-14323-9