半导体工艺中原位蒸汽生成（ISSG）的深度解析：物理学、动力学与集成

简介

在现代互补金属氧化物半导体（CMOS）制造中，具有精确原子级控制的高质量二氧化硅（$\text{SiO}_2$）薄膜的合成是器件性能的基石。从历史上看，硅的热氧化是通过“干法”氧化（利用纯 $\text{O}_2$ 气体）或“湿法”氧化（利用输送到炉管中的水蒸气）来实现的。干法氧化以产生高致密氧化层且界面态密度低而闻名，但其缺点是生长速率缓慢，特别是在较低的热预算下。相反，湿法氧化由于水分子在生长的氧化网络中的扩散速度远快于双原子氧，从而产生了显著更快的生长动力学。然而，传统的湿法氧化通常会产生密度较低且羟基（$\text{Si-OH}$）浓度较高的薄膜，从而损害薄膜的介电击穿强度。

为了弥补这一差距，半导体行业开发了原位蒸汽生成（ISSG）技术。ISSG 代表了一种范式转移，即通过在高温、低压环境下让氢气（$\text{H}_2$）和氧气（$\text{O}_2$）直接在单片腔室中反应，直接生成超纯蒸汽。单片快速热处理系统使用灯加热将晶圆快速升温至工艺温度，从而实现精确的热控制 [T1]。这一过程避免了外部蒸汽输送系统带来的纯度和污染问题。更重要的是，ISSG 氧化运行在非平衡状态下，使反应区内充满高活性的原子氧（$\text{O}\cdot$）和羟基（$\text{OH}\cdot$）自由基。这种富含自由基的环境即便在降低的热预算下也能加速氧化动力学，同时产生结构密度和电气特性足以媲美甚至超过干法氧化层的薄膜。如今，ISSG 已成为先进制程逻辑和存储节点中不可或缺的工艺，在栅极氧化层形成、浅沟槽隔离（STI）衬垫钝化以及 3D 集成方案中发挥着关键作用。

物理与机制

ISSG 氧化的基本物理原理依赖于气相自由基的产生与原子级表面反应的结合。与依赖非离化 $\text{O}_2$ 或 $\text{H}_2\text{O}$ 分子输运至反应界面的传统热氧化不同，ISSG 利用低压环境下氢氧燃烧的高能动力学来产生高活性的中间物种。

气相自由基动力学

当 $\text{H}_2$ 和 $\text{O}_2$ 被引入加热的工艺腔室时，它们会经历一系列链式分支燃烧反应。在典型的工艺温度下，这些反应在达到热力学平衡之前会产生大量瞬态自由基。简化后的反应路径可以用以下基本步骤来表示：

$$\text{H}_2 + \text{O}_2 \rightarrow \text{HO}_2 + \text{H}\cdot$$

$$\text{H}\cdot + , \text{O}_2 \rightarrow \text{OH}\cdot + , \text{O}\cdot$$

$$\text{O}\cdot + , \text{H}_2 \rightarrow \text{OH}\cdot + , \text{H}\cdot$$

$$\text{OH}\cdot + , \text{H}_2 \rightarrow \text{H}_2\text{O} + \text{H}\cdot$$

在低压条件下，这些自由基的碰撞复合率受到抑制，显著延长了它们的寿命，使它们能够完整地到达晶圆表面。其中，原子氧（$\text{O}\cdot$）和羟基自由基（$\text{OH}\cdot$）是 ISSG 氧化的主要驱动力。

界面化学与扩散机制

一旦这些活性物种到达晶圆表面，它们就会扩散穿过生长的 $\text{SiO}_2$ 薄膜到达 $\text{Si}/\text{SiO}_2$ 界面。为了分析这种氧化物生长的动力学进展，工艺工程师依赖于经典的 Deal-Grove 模型：

$$x^2 + A x = B (t + \tau)$$

其中：

• $x$ 是氧化层厚度。
• $t$ 是氧化时间。
• $B$ 是抛物线速率常数，与氧化剂物种穿过氧化物本体的有效扩散系数成正比。
• $B/A$ 是线性速率常数，由硅-电介质界面的反应速率决定。
• $\tau$ 是考虑了初始自然氧化层存在的修正时间项。

在薄膜状态下，生长遵循线性生长定律：

$$x = \frac{B}{A} (t + \tau)$$

对于 ISSG 而言，其线性速率常数（$B/A$）较传统干法氧化有了显著提高。这是因为高活性的原子氧（$\text{O}\cdot$）在界面处打断硅-硅（$\text{Si-Si}$）键所需的活化能远低于分子态 $\text{O}_2$。

此外，利用反应力场分子动力学模拟进行的原子级建模揭示了氢在加速扩散过程中的作用。在存在氢原子的环境中，界面附近的局部配位和键重排能垒会发生改变。具体而言，氢可以钝化悬空键并形成中间硅烷醇（$\text{Si-OH}$）基团，从而有效地打开并重构局部的硅氧网络。这种临时的键重构降低了入射氧化剂的扩散势垒，促进了穿过本体氧化层的质量传输，从而显著加速了生长速率。

工艺原则

优化 ISSG 工艺需要深刻理解气体动力学、热能和压力如何相互作用以决定薄膜的生长和质量。由于 ISSG 是一种非平衡的、自由基驱动的工艺，这些工艺参数的定向趋势与传统的批式炉操作有显著不同。

[H2 / O2 气体流量] ----> [腔室压力（低）] ----> [自由基寿命（延长）]
         |                                                          |
         +------------------> [RTP 热源] --------------------> [增强的生长动力学]

参数的定向相互作用

ISSG 工艺的主要控制旋钮包括温度、腔室压力、各气体流量（及其比例）以及保温时间。

• 温度： 温度的升高直接提高了气相自由基的产生速率和氧化剂通过氧化层的固态扩散速率，从而导致整体氧化层厚度增加。然而，由于自由基反应具有较低的活化势垒，ISSG 在界面控制阶段对温度的敏感性不如干法热氧化显著。
• 腔室压力： 与传统热氧化通过增加分子浓度来加速生长不同，ISSG 需要相对较低的压力环境。降低腔室压力会增加分子的平均自由程，这极大地抑制了原子氧重新复合为双原子氧（$\text{O}\cdot + , \text{O}\cdot \rightarrow \text{O}_2$）的二阶气相复合反应。因此，降低压力会定向增加自由基氧化剂与分子氧化剂的比例，从而在薄膜状态下提高薄膜密度和生长速率。
• 气体流量比（$\text{H}_2/\text{O}_2$）： 氢气与氧气的比例至关重要。启动产生羟基和原子氧自由基的燃烧反应需要最低限度的 $\text{H}_2$ 浓度。将 $\text{H}_2$ 比例增加至一个最佳极限可提高自由基的产生速率。然而，超过该阈值会导致水蒸气（$\text{H}_2\text{O}$）和分子氢（$\text{H}_2$）过量，使工艺趋向于传统的湿法氧化，并增加薄膜内不必要的羟基硅烷醇（$\text{Si-OH}$）缺陷浓度。
• 保温时间： 高温步骤的持续时间控制最终的氧化层厚度。由于自由基带来的快速初始生长速率，非常短的保温时间即可用于实现高度均匀的超薄膜。

应力与结构弛豫

氧化工艺中热预算的一个关键方面是管理硅界面的机械应力。二氧化硅相对于所消耗的硅衬底会发生巨大的体积膨胀。在高温过程中，会发生结构弛豫，这可以使用体积热膨胀框架进行建模。RTP 快速、高温的热循环使得 $\text{SiO}_2$ 在生长过程中发生局部粘性流动。这种流动缓解了由体积不匹配引起的压缩应力，最大限度地减少了在活跃边界处产生硅位错和界面态的情况。

挑战与失效模式

尽管 ISSG 氧化具有优越的动力学特性和薄膜质量，但将其集成到先进制造工艺中仍面临诸多物理和热力学挑战。

应力失配与曲率效应

在三维（3D）结构中，如 FinFET 通道或深沟槽，氧化速率对表面曲率和晶体取向高度敏感。在 ISSG 过程中，$\text{SiO}_2$ 在受限的高曲率几何结构中的体积膨胀会产生局部压缩应力。这种压缩应力充当了热力学屏障，阻碍了氧化剂自由基的扩散和硅界面的化学反应速率。因此，与平坦表面相比，通过 ISSG 生长的氧化层厚度在 3D 结构的底部拐角和高曲率侧壁处可能会显著降低。这种变薄的氧化层是一种主要的失效模式，因为它会导致局部电场集中、早期介电击穿并增加栅极漏电。

界面缺陷与悬空键

虽然氢原子通过改变键重排能垒加速了氧化动力学，但它们的存在也可能带来可靠性问题。氢中间物种可能会在电介质界面留下未钝化的硅悬空键（$\text{Si}\cdot$）或弱的硅-氢（$\text{Si-H}$）键。在电气应力下，这些弱键容易解离，形成电荷陷阱，从而导致阈值电压漂移并降低器件的负偏置温度不稳定性（NBTI）。

超薄状态下的监测与工艺控制

随着栅极氧化层被缩小到极致尺寸，验证薄膜性能变得极具挑战性。在 ISSG 氧化层随后进行氮化处理（例如，使用一氧化氮气体形成氮氧化硅阻挡层）的工艺中，氮原子优先偏析在 $\text{Si}/\text{SiO}_2$ 界面，以提高介电强度并抑制硼穿透。

然而，监测这种超薄氮化层非常困难。标准的光学椭偏仪无法轻易分辨与氮剂量微小变化相关的埃级以下的光学差异。现代量测技术通常使用非接触式电气技术，该技术通过对氧化层表面进行电晕充电并使用开尔文探针提取界面陷阱电荷密度（$Q_{it}$）。这使得在无需破坏性牺牲再氧化步骤的情况下，即可直接物理监测界面态密度（$D_{it}$）。

技术节点演进

随着晶体管架构的更迭，从平面 CMOS 到复杂的 3D 结构，ISSG 的作用发生了巨大演变。

       平面节点（例如 28nm）                      FinFET / 3D 节点（14nm 至 7nm）
+------------------------------------+             +------------------------------------+
| - 高质量平面栅极氧化层                |             | - 共形拐角圆化                       |
| - 均匀的热氧化层生长                 | ----------> | - 应力管理的 STI 衬垫氧化层           |
| - 更薄的氧化层极限                  |             | - 鳍片上的选择性缩放                  |
+------------------------------------+             +------------------------------------+
                                                                      |
                                                                      v
                                                          先进存储节点（BCAT/DWF）
                                                   +------------------------------------+
                                                   | - 集成 IAI (ISSG-ALD-ISSG)         |
                                                   | - 原子级缺陷修复                     |
                                                   | - 低漏电双功函数                     |
                                                   +------------------------------------+

28nm 平面节点

在 28nm 平面节点中，平面器件主要利用 ISSG 氧化来生长高度均匀的超薄栅极氧化层和牺牲屏蔽氧化层。高度受控的自由基动力学使得在大直径晶圆上能够生长出厚度极度均匀的薄膜，从而确保了紧密的阈值电压分布。

14nm 至 7nm FinFET 节点

随着行业过渡到多栅架构，物理挑战转向了多栅鳍片形貌的管理。在沟槽尖锐边缘进行高温衬垫氧化以实现拐角圆化，从而减轻应力并减少不良电学效应 [P2]。此外，ISSG 氧化还用于拐角圆化，即对硅鳍片的尖锐顶部拐角进行选择性氧化。圆化这些拐角可以防止局部电场增强，从而抑制鳍片边缘的寄生亚阈值漏电流。

先进存储节点

在先进的动态随机存取存储器（DRAM）缩放中，晶体管已转向埋入式沟道阵列晶体管（BCAT）和双功函数（DWF-BCAT）设计，以抑制栅极诱导漏极漏电。对于这些深沟槽结构，单一的原子层沉积（ALD）或热氧化步骤已不足够。相反，制造商利用集成式的 ISSG-ALD-ISSG（IAI） 三步栅极氧化工艺。

               [ IAI (ISSG-ALD-ISSG) 栅极堆叠方案 ]

               +---------------------------------------+
               |             第二次 ISSG               |  <- 修复 ALD 缺陷，
               |           （超薄覆盖层）              |     改善薄膜密度
               +---------------------------------------+
               |               ALD 氧化层              |  <- 在沟槽内提供高度共形
               |              （本体层）               |     的厚度
               +---------------------------------------+
               |             第一次 ISSG               |  <- 建立原始、
               |            （基础氧化层）             |     低缺陷的 Si 界面
               +---------------------------------------+
               |           硅衬底                      |
               +---------------------------------------+

在 IAI 方案下：

1. 第一次 ISSG 步骤在硅沟槽表面直接生长高质量、薄的基础氧化层，以建立低缺陷界面。
2. 随后的 ALD 步骤沿沟槽的高深宽比垂直壁提供高度共形的本体氧化层厚度。
3. 最后，生长一层薄的 ISSG 覆盖层，以修复 ALD 薄膜内的化学计量缺陷、碳杂质或空位。

这种组合充分利用了 ALD 的厚度控制能力与自由基 ISSG 氧化优越的物理密度及低界面态密度优势。此外，为了控制栅极的电气特性并管理器件的功函数，先进集成使用了特殊的凹槽隔离结构，以确保最佳的静电通道控制和机械可靠性。

相关工艺

ISSG 氧化并非孤立运行；它与多个上游和下游工艺模块深度耦合。

• 湿法化学清洗： 在 ISSG 之前，硅表面必须经过关键的湿法清洗以去除金属污染、有机残留物和自然氧化层。这通常使用氢氟酸（HF）混合液来完成。清洗质量直接决定了 Deal-Grove 氧化动力学中的初始时间偏移（$\tau$）。沉积后，使用稀 HF 进行湿法刻蚀也被用于评估薄膜质量；高致密的 ISSG 氧化层在 HF 中的湿法刻蚀速率远低于 CVD 或 ALD 氧化层，证实了其分子交联程度。
• 热退火： 氧化后，通常会在惰性氮气（$\text{N}_2$）或氩气（$\text{Ar}$）环境中执行一次氧化后退火步骤。位于电介质界面附近的固定氧化物电荷密度取决于氧化与退火条件，以及硅表面晶向 。
• 氮化： 对于先进的栅极电介质，ISSG 氧化后通常会进行等离子体氮化或在一氧化氮（$\text{NO}$）环境中进行热氮化，以形成薄的氮氧化硅层。这种氮掺入增加了介电常数，防止了硼掺杂剂从多晶硅栅极电极穿透，并提高了器件整体的抗热载流子能力。

未来展望

随着半导体行业迈向先进纳米片（全环绕栅极）晶体管和 3D 堆叠架构，对 ISSG 氧化的需求持续加强。未来的研究重点是低温自由基氧化技术，该技术无需高热预算即可产生高活性物种，这对保护后端工艺（BEOL）集成中的脆弱材料至关重要。此外，具有原子层精确度的选择性 ISSG 工艺正在开发中，其中利用自组装单分子层或化学处理来选择性地抑制或促进特定材料表面的自由基氧化。这将实现自对准氧化层集成，跳过复杂的平版印刷步骤，为 2nm 以下节点架构铺平道路。