工艺集成作者

半导体制造中的选择性:物理原理、工艺控制与先进节点演进

选择比比较同一条件下工艺作用于两种指定材料的速率。刻蚀与抛光通常用去除速率比描述;选择性沉积则比较不同表面上的生长行为。仅凭步骤名称无法得到比值。本文解释选择性去除和生长背后的测量及集成权衡。

选择比在流程中的作用位置

免费 40nm 流程总览包含氧化物刻蚀、STI CMP和多余氮化物湿法去除。它们提供材料去除背景。名称与截面没有报告成对速率,所以图解不能确立数值选择比。

截面 1:去除背景;未测量选择比
1. 去除背景;未测量选择比
截面 2:去除背景;未测量选择比
2. 去除背景;未测量选择比
截面 3:去除背景;未测量选择比
3. 去除背景;未测量选择比

刻蚀与 CMP 图解只展示工艺背景,不包含实测选择比。

Process checkpoint · 工艺坐标

40nmSTIStep 29
工艺截面示意图 · 40nm BSI CMOS Image Sensor · 步骤 29

理解 Oxide Etch 的工艺作用

以氧化物刻蚀了解选择性背景;未报告成对速率。

与「半导体制造中的选择性:物理原理、工艺控制与先进节点演进」相关的流程位置:40nm BSI CMOS Image Sensor · STI · Step 29

  1. 1. Oxide Etch
  2. 2. STI CMP
查看这一步的工艺作用账户访问范围在步骤页确认

物理与机制

对于指定的去除工艺,选择比比较两种已命名材料在相同条件下的实测去除速率 [T1]。仅凭化学键名称不能推断比值:化学环境、离子能量、表面状态和几何都会改变两个速率。高选择比可提高保护掩膜或停止层的余量,但终点控制与绝对去除速率仍重要。

CMP 选择比同样要在选定浆料、抛光垫和接触条件下比较各材料去除量。锗 CMP 研究表明表面活性添加剂可改变特定材料对的表现 [P1];BEOL 铜 CMP 评估提供另一个互连语境 [P2]。两者均不能给出铜、介质和阻挡层的普适排序,也不能证明所链接 40nm 工位有摩擦终点信号。选择性沉积须按两种指定表面的生长或成核分别定义,并非把去除速率比简单反号。

工艺原则

  • 写出两种材料:比值必须明确分子、分母及工艺条件。
  • 量测两个速率:有利的比值本身不能证明绝对损失或均匀性可接受。
  • 区分生长:选择性沉积要看目标表面的生长及非目标表面的意外成核,不能套用 CMP 去除比。
  • 核实流程:所链接步骤名称提供材料去除背景,没有实测选择比。

失效模式

速率比可能随化学环境、设备状态和图形几何变化。即使实测比值有利,过度处理仍可能损失掩膜或底层薄膜。对于选择性沉积,非目标表面的意外成核是另一种失效模式。

从原理到量产流程

免费 40nm 流程总览命名氧化物刻蚀、STI CMP和氮化物去除。这些步骤说明何处需要比较材料,却未说明哪种材料被保护,也未给出数值比。不同机制可参见干法刻蚀、CMP及湿法刻蚀。

节点演进

更薄或材料更多样的叠层可能缩小允许损失余量。选择比与终点要求仍须针对特定材料对和几何定义;所引 CMP 论文 [P1] [P2]不能给出全节点趋势。

相关工艺

相关实例包括干法刻蚀、湿法刻蚀与CMP。硬掩模可能是刻蚀中需要保护的材料;回刻也可能需要选择比与终点控制。选择性生长须与材料去除分开评估。

未来展望

改进过程控制可能支持要求更高的材料比较。任何收益结论都须在所选叠层上量测速率、均匀性与被保护薄膜的结果。

参考来源

[P1] 论文2015

Controlling Germanium CMP Selectivity through Slurry Mediation by Surface Active Agents

Ayse Karagoz, G. Basim

DOI: 10.1149/2.0151511JSS

[P2] 论文2013

BEOL Cu CMP Process Evaluation for Advanced Technology Nodes

K. Tanwar, D. Canaperi, M. Lofaro, W. Tseng, R. Patlolla, C. Penny et al.

DOI: 10.1149/2.042312JES

[T1] 教科书2000

Silicon VLSI Technology - Full

James D. Plummer, Michael D. Deal, Peter B. Griffin

Silicon VLSI Technology · ISBN 978-0130850379

订阅 SemiFlows 周刊

每周一封,讲一个工艺步骤背后的物理与化学。留下邮箱,确认一次即可,随时退订。

订阅周刊

想直接使用 AI 助手与完整流程?注册账号即自动收到周刊。 免费注册

常见问题

半导体工艺中的选择比是什么?
两种指定材料上工艺速率的比较。去除与选择性生长的速率定义不同;所链接流程没有实测比值。
各模块怎么制造选择比?
刻蚀和 CMP 选择比是在一组指定条件下比较两种材料的实测去除速率。选择性沉积则比较两种表面的生长或成核;各模块不能共用一种化学方式或速率比。
为什么微缩让选择比更难?
更薄或更复杂的叠层可能缩小允许损失余量,但难度取决于材料对、几何及终点控制;仅凭节点名称不能指定所需比值。

相关文章

半导体制造中的选择性:物理原理、工艺控制与先进节点演进 | SemiFlows Blog