Process map · 流程地图
该步骤收录于 28nm Planar Flow 课程内
查看这条栅集成路线为何在high-k与TiN之后加入牺牲硅材料。
真实步骤命名、逐层截面与原理讲解收录于 28nm Planar Flow 课程内,按账户权限解锁。
占位栅移除后,什么必须留下?
阅读时分别追踪三个对象:正在去除的材料、希望保留的边界,以及下一轮沉积将接触的表面。
| 阶段 | 临时结构的作用 | 重要交接 |
|---|---|---|
| 周围工序开始之前 | 占据栅区 | 给相邻操作提供几何参照 |
| 移除之前 | 仍位于周围结构之间 | 提供进入临时栅的通路 |
| 移除之后 | 不再承担栅主体 | 保留空腔边界与暴露界面 |
| 最终栅形成之后 | 由功能栅材料接替 | 连续栅结构及合适界面 |
这是状态关系表,不是适用于所有工艺的操作清单。具体材料身份必须由所讨论的集成实例说明。
去除也是保留问题
成功移除占位栅,不只是让原材料消失。旁边的侧墙和计划保留的下层表面,还必须适合最终栅形成。残留可能妨碍新界面,意外损失则可能改变最终栅依赖的边界。
同样,填入最终栅也不是简单地往空槽放一块导体。介质行为、有效功函数和电连续性都与真实膜栈、界面有关。几何形状正确,不能替这些性质背书。[T2]
“栅后形成”不是“后面再无工序”
这个名称是相对于晶体管集成顺序而言,不能理解为完成后再也没有热或化学作用。解释优势时,应该说清最终材料避开了哪些较早操作,而不是声称它们从此不再受到任何后续影响。
可以给同一张工艺图标两次名称:第一次标“现在实际是什么”,第二次标“这个空间以后将容纳什么”。如果当前是临时栅,就不能把它的移除解释成对最终金属栅的刻蚀。区分当前身份与未来功能,能够避免常见的工序时序错误。
原始资料链接
参考来源
Replacement Metal Gate Process for CMOS Integrated Circuits
Hiroaki Niimi, Seung-Chul Song
US20140315361A1 · Texas Instruments Inc · 申请 2014
Modern Semiconductor Devices for Integrated Circuits - MOS Transistor
Chenming Hu
Modern Semiconductor Devices for Integrated Circuits · Ch6 MOS Transistor