轻掺杂漏极 (LDD)：物理原理、器件集成与技术演进

LDD 改变了什么

轻掺杂漏极（LDD）是在 MOSFET 沟道与重掺杂源漏区之间设置的较低掺杂延伸区。它把部分漏侧电势降分散到更宽的区域，从而在 Ogura 等人研究的器件条件下减小局部电场峰值及相关的碰撞电离、热载流子应力 [P1]。延伸区也会增加串联电阻。因此，LDD 是一种器件结构和权衡，不能保证所有漏电与可靠性指标都改善。

40nm BSI 图像传感器流程可以帮助读者定位这一区域：NMOS LDD 光刻步骤界定注入开口，接下来的 NMOS LDD 注入步骤把延伸区放进实际工序顺序。这两步提供制造坐标，既不是通用注入配方，也不能单靠步骤名称证明某个器件的电学结果。匿名访客能看到有限步骤预览；免费账户可阅读完整步骤正文。

电场机制与边界

漏端电压并非集中在一个数学点下降。漏侧掺杂过渡会改变沟道边缘的电势分布。LDD 原始器件研究结合测量和二维电场模拟，在其测试的几何结构与偏置下报告了更分散的漏侧电场及较低的碰撞电离 [P1]。结果取决于延伸区分布、栅几何和工作偏置；换材料堆栈或偏置后需要重新测量。

延伸区电阻带来的压降也可能降低导通电流。原始研究同时讨论了这一串联电阻代价 [P1]。因此，应同时看漏侧电场或可靠性结果，以及导通电流或电阻；只有电场峰值下降还不能说明设计已优化。

延伸区在工序中的位置

栅极图形化后，可在靠近栅边界的位置形成延伸区。之后的侧墙把更重掺杂的源漏区与沟道边缘隔开；活化与扩散影响最终分布。这是概念性的制造顺序，所链接的 40nm 两步只展示其命名的光刻与 LDD 注入位置。注入损伤修复、掺杂剂活化和扩散是后续热处理需要分别判断的结果 [T1]。目标步骤不提供可通用移植的剂量、厚度或热预算，本篇也不补造这些规格。

“漏极”突出某一工作极性下的高电场一侧；实际流程可能同时形成源侧与漏侧延伸区。决定电学梯度的是集成后的最终分布，而不只是步骤名称中出现 LDD。

迁移到别的器件前要核什么

平面 NMOS 实例不能证明 FinFET、全环绕栅或图像传感器像素具有相同的电场与电阻权衡；这些器件的几何与邻近电容不同。上述 LDD 电场结果也不能单独推出所有器件的栅诱导漏极泄漏都会下降。应先明确器件、偏置和实测终点，再外推结论。

要查看这两个制造位置，可打开 40nm 对应步骤。若只想确认定义和电场与电阻的权衡，本文可能已经回答问题，无需继续跳转。