低介电常数材料：原理、材料和先进工艺节点中的集成

介绍

随着集成电路向更小的工艺节点微缩，后段工艺(BEOL)互连系统的性能已成为制约整体芯片响应速度的关键瓶颈。传统上，二氧化硅(SiO₂)被广泛用作分离铜或铝金属导线的层间介质(ILD)。然而，相比先进的低k替代材料，SiO₂具有相对较高的介电常数。随着导线间距的缩小，介质层引入的寄生电阻-电容(RC)延迟和串扰噪声逐渐成为主要的性能限制因素。业界采取的解决方案是开发并集成低介电常数(low-k)介质材料——即介电常数低于热生长SiO₂的绝缘材料——以降低寄生电容，从而提高电路运行速度、降低动态功耗并减少相邻互连线之间的信号耦合。

材料的介电常数从根本上决定了在施加偏压时导体之间存储的电场能量大小。降低介电常数可以通过减少线对衬底和线对线的电容来降低互连延迟 [T1]。这种电容降低直接缩短了RC时间常数(τ = RC)，并降低了串扰能量。在互连延迟与晶体管开关延迟相当的先进节点上，ILD材料的选择已成为一阶设计与工艺决策。

在评估的候选材料中——包括氟硅酸盐玻璃(FSG)、氢硅倍半氧烷(HSQ)、甲基硅倍半氧烷(MSQ)、旋涂聚合物和多孔氧化物——通过等离子体增强化学气相沉积(PECVD)沉积的掺碳氧化硅薄膜（统称为SiCOH）获得了最广泛的工业应用。其中一个代表性的商业实现是Black Diamond (BD)，这是一种SiOC:H材料，通过在Si–O网络中引入甲基(–CH₃)来破坏致密的四面体二氧化硅结构，从而降低材料的体积密度和极化率。本文将探讨低k介质的物理原理、工艺化学、可靠性挑战以及从平面工艺到先进逻辑架构的结构演进。

---

物理和机制

为什么介电常数很重要

绝缘材料的相对介电常数k反映了其对外加电场的极化响应。在原子和分子尺度上，总极化包括电子极化（电子云的位移）、离子极化（正负离子的相对位移）和取向极化（永久偶极子的定向排列）。像SiO₂这样致密且高度交联的网络在这些机制上均有贡献，因而表现出相对较高的k值。

为了降低k值，介质配方旨在降低单位体积内化学键的密度和极化率。工艺上主要采用两种互补的物理机制：

1. 化学改性：使用较低极化率的 Si–C 键替换 Si–O 键可以降低相对于热氧化物的介电常数 。引入末端有机基团（如–CH₃）可降低网络的整体交联密度。
2. 引入孔隙率：在介质基体内部创建纳米级空隙，随着孔隙体积分数的增加，使有效介电常数向空气的介电常数靠拢。

从致密SiO₂到SiCOH

在化学计量比的SiO₂中，每个硅原子与四个氧原子键合，形成高度交联的四面体网络，支持显著的电子和离子极化。用末端–CH₃基团取代一部分架桥氧原子会破坏网络的连续性，因为碳原子与硅形成单一共价键后无法再连接到另一个硅原子位点。

使用有机硅前驱体（如四甲基环四硅氧烷，TMCTS）通过PECVD合成的SiCOH薄膜包含混合的局部键合环境，包括Si–O–Si、Si–CH₂–Si和Si–CH₃配置。等离子体碎裂过程使有机成分能够直接集成到无机骨架中，从而形成比未掺杂氧化物更稀疏且极化率更低的网络。

获得超低k的多孔路线

对于需要介电常数进一步降低的工艺节点，仅靠化学改性已不足以满足要求。为了达到超低k (ULK)目标，需要在沉积SiCOH骨架前驱体的同时，共沉积一种牺牲性有机相（致孔剂，porogen）。

在沉积后的热退火或紫外线(UV)固化过程中，致孔剂分解并挥发，留下孔径在亚纳米到数纳米之间的封闭或互连孔隙。总孔隙体积分数、平均孔径和孔隙连通性决定了净介电常数。然而，孔隙率的增加会降低材料的机械刚度、抗压强度和弹性模量，在电气性能与结构机械强度之间形成了根本性的权衡。

---

工艺原理

PECVD沉积化学

PECVD仍然是合成SiCOH介质的主要方法。非平衡等离子体激发能够在低于热CVD的温度下使有机硅前驱体分子解离。等离子体射频功率、反应室压力、前驱体流量比和基底温度决定了分子的解离程度。

较高的等离子体功率会更彻底地分解有机前驱体，生成更致密、更接近氧化物特征的薄膜，机械强度较高但k值也相应偏高。相反，较温和的等离子体条件保留了更大比例的–CH₃基团和Si–C键合，从而维持较低的k值，但代价是降低了机械刚度和网络交联度。

致孔剂掺入与去除

当牺牲性致孔剂前驱体共注入反应室时，有机碎片分散在生长的基体中，而不会与硅酸盐骨架形成永久化学键。

沉积后固化过程（通常结合热烘烤与紫外线辐射）会将易挥发的致孔剂碎片排出。固化热预算和气氛必须受到精确控制：不完全的脱气会残留碳杂质并增加泄漏电流，而过度曝光则可能改变Si–O网络结构或导致孔隙结构坍塌。

旋涂沉积替代方案

旋涂介质(SOD)，包括倍半氧烷聚合物(MSQ、HSQ)和有机聚合物配方，提供了制备低k薄膜的替代路线。液态前驱体涂覆在晶圆上并通过热固化形成均匀薄膜。尽管旋涂配方具有成分控制灵活和孔结构可调的优点，但PECVD SiCOH薄膜通常展现出更优异的界面粘附性、热稳定性以及与标准双双达马辛工艺流程的兼容性。

方向性参数效应

• 增加有机前驱体比例：降低介质极化率和k值；降低薄膜密度和机械模量。
• 增加致孔剂负载量：提高纳米空隙体积分数；降低有效k值；降低机械硬度和断裂韧性。
• 提高PECVD射频功率：增加前驱体解离度；提高结构交联度和薄膜密度；提升k值。
• 提高固化热预算：促进致孔剂去除和网络交联；若未优化，存在孔隙坍塌或热退化的风险。

---

挑战与失效模式

机械脆弱性

许多低k介质的主要集成挑战涉及热稳定性和机械稳定性，因为低密度材料在承受应力时容易发生开裂 [T1]。降低网络交联度以及引入纳米空隙会显著降低介质层的体弹性模量和断裂韧性。

在化学机械平坦化(CMP)过程中，抛光垫施加的剪切力和压力可能导致微裂纹产生、内聚断裂，或在与铜扩散阻挡层（如Ta/TaN）的界面处发生剥离。通常采用纳米压痕和双悬臂梁测试来评估多层BEOL堆叠中的弹性模量、硬度和界面粘附力。

等离子体诱导损伤

在通孔和沟槽图案化过程中，SiCOH薄膜暴露于反应性蚀刻和去胶等离子体中，这会对暴露的侧壁造成损伤。氧和氢自由基会与有机基团发生反应，剥离基体中的碳元素，并将表面层转化为亲水的类氧化物区域。

受损的侧壁层表现出明显高于体薄膜的k值。此外，疏水性甲基的丧失暴露出硅醇(Si–OH)位点，从而促进水分吸收并增加线间泄漏电流。

水分吸收与可靠性退化

水分子具有极高的相对介电常数。水分进入多孔介质网络会严重破坏电气绝缘，推高堆叠层有效k值并降低击穿电场强度。吸附的水分还可能在电偏压下与硅酸盐骨架发生反应，加速随时间变化的介质击穿(TDDB)。

粘附性与封装剥离

在先进封装和三维集成方案中，铜导线、阻挡层金属和低k介质之间的热膨胀系数失配会诱发界面剪切应力。在晶圆背面研磨、切割切割或热循环过程中，低k ILD与金属衬垫之间的薄弱界面可能会萌生并扩展剥离缺陷。

蚀刻选择性与阻挡层集成

将低k材料集成到双达马辛方案中需要对底层蚀刻停止层（如SiCN或SiOCN）具有精确的蚀刻选择性。过度蚀刻可能会钻蚀底层或形成下切轮廓。此外，原子层沉积(ALD)或物理气相沉积(PVD)阻挡层金属可能会扩散迁移到表面相通的孔隙中，除非采用孔隙封闭处理，否则会导致局部泄漏通道。

---

工艺节点演进

28nm：致密SiCOH的应用

在28nm等平面工艺节点上，致密SiCOH薄膜在较低金属层中取代了氟硅酸盐玻璃和标准二氧化硅。致密SiCOH在提供足够电容削减的同时，保留了足以承受标准CMP抛光和封装应力的机械性能。

14nm：多孔超低k的集成

到了14nm FinFET节点，更紧密的互连线间距强制要求向多孔ULK材料过渡。通过引入牺牲性致孔剂工艺来实现所需的孔隙率。为了应对随之来的机械强度下降和抗等离子体损伤能力减弱，工艺流程采用了超薄保形蚀刻停止衬垫和低损伤等离子体去胶化学配方。

7nm及更远：混合方案与空气隙

在7nm及亚5nm节点，激进的线距微缩已逼近实体多孔绝缘材料的物理极限。为了在不引起灾难性机械失效的情况下进一步降低有效k值，集成方案开始在最紧密的金属线距处引入空气隙技术。

空气隙是通过在沉积非保形顶封层之前，选择性去除相邻金属线之间的牺牲材料来形成的。混合集成方案将上层的实体低k介质与关键底层中的局部空气隙相结合，以平衡电容性能与结构可靠性。

---

相关工艺

双达马辛图案化

低k介质主要采用双达马辛工艺进行集成，在该工艺中，通孔和沟槽腔体在铜电镀和平坦化之前先在ILD中蚀刻完成。这避免了对铜进行干法蚀刻的难题，并依赖ILD为互连网格提供结构支撑。

金属扩散阻挡层沉积

由于铜在热和电应力下极易在氧化硅和SiCOH中扩散，因此需要通过PVD或ALD沉积薄导电阻挡层（如Ta/TaN或钌基衬垫）来封装铜线。在受损或多孔侧壁上保持阻挡层的完整性对于防止介质污染至关重要。

化学机械平坦化

CMP用于去除多余的铜和阻挡层金属，直至露出低k介质表面。必须仔细调节抛光浆料、下压力和抛光垫特性，以在实现洁净金属清除的同时，尽量减少对脆弱低k层施加的机械应力。

蚀刻停止层与顶封层集成

薄介质顶封层（如SiCN、SiN或SiOCN）沉积在低k ILD层的上方和下方。这些薄层用作硬掩模、蚀刻终点和挡水层，尽管它们较高的相对介电常数会增加总体的堆叠有效k值。

---

未来展望

BEOL介质层的进一步微缩集中于纳米结构控制与损伤修复技术：

• 单分散多孔网络：自组装嵌段共聚物和溶胶-凝胶路线旨在创建均匀的孔径和排列，相较于随机致孔剂网络能够提升机械强度。
• 孔隙封闭与等离子体修复：蚀刻后硅烷化处理重新将疏水性烷基引入受损侧壁，恢复低k值与抗湿气性能。
• 原子层蚀刻(ALE)：低能量ALE工艺减少了自由基对侧壁的穿透，最大限度地减少图案化过程中的碳剥离。

解决电气介电常数与结构完整性之间的根本权衡关系，仍然是先进互连工程的核心任务。