互连作者

自对准接触(SAC):选择性刻蚀、保护边界与接触集成

自对准增加了哪一层保护?

自对准接触把已经形成的保护结构与选择性去除结合起来,帮助接触开口避开邻近导体。光刻仍负责放置开口;当印出的开口接近栅时,保护盖层或侧墙再提供一道材料边界。

这里需要同时考虑几何位置与材料响应。自对准不会消除套刻误差,也不会让保护膜完全不被刻蚀;节点名称本身更不能决定唯一的接触集成方案。阅读本文的 14nm 结构时,应区分硬掩模准备、介质开口形成,以及填金属后的导体分离。

Process checkpoint · 工艺坐标

14nmCONTACT_SCStep 165
工艺截面示意图 · 14nm FinFET · 步骤 165

理解 PECVD SiN Hardmask Deposition 的工艺作用

辨认硬掩膜和接触开口的不同状态,检查后续 CMP 怎样分开导电接触。

与「自对准接触(SAC):选择性刻蚀、保护边界与接触集成」相关的流程位置:14nm FinFET · CONTACT_SC · Step 165

自对准接触:从保护边界到导电接触
查看这一步的工艺作用账户访问范围在步骤页确认

为什么目标介质可以去除,保护层却能保留?

氧化物选择性刻蚀取决于不同表面上的去除与抑制作用如何平衡。氟碳等离子体研究表明,氧化物与氮化物表面的抑制膜状态和去除速率可以不同;这种平衡同时受衬底、入射物种和离子辅助作用影响。选择性属于完整工艺条件,不能只从材料名称推断。[P1]

需要获得的结果是:目标介质充分去除,邻近结构上的保护仍然足够。抑制作用越强不一定越好,开口无法刻通同样会失败;反过来,保护拐角暴露过久,也可能耗尽隔离栅的边界。结构图能帮助找到这两类边界,却不能直接量出剩余工艺裕量。

沿实际 14nm 顺序阅读

第 165 步沉积 SiN 硬掩模,此时的连续膜层是后续图形载体,还不是接触开口。第 173 步开始把接触沟槽图形转入上部介质,浅开口不能读成已经连通接触界面。在第 194 步的钨填充与 CMP 状态之前,还存在其它刻蚀、清洗和金属化工序。[S165][S173][S194]

三个检查点分别回答:哪里允许去除、开口发展到哪里、上方多余金属是否已经去掉并使相邻接触分离。某个检查点成功,并不证明后面的任务也完成了。

区分电学失效与可能根因

栅保护受损后,金属化可能建立意外的接触—栅导通路径。开口未清通、界面残留、金属覆盖不足或空洞,则可能阻断或限制原本需要的导电路径。单凭接触电阻不能区分这些原因,需要结合结构和界面证据解释接触链测试。[T1]

清洗为后续操作准备界面,填充建立导体,CMP 去除上方多余材料。把三者都笼统称为“接触完成”,会掩盖工序交接。同样,更换导体材料不能被视为修复介质保护破口或未刻通开口的通用办法。

开口与完成接触的区别

图解分开表示两项职责:刻蚀时保留栅保护,填充后分离导体。光刻仍负责开口位置。保护结构形成在前,界面清理和金属形成处在两张概念状态之间。图解不能测量选择比、保护层剩余余量或接触电阻。

接触开口靠近绝缘栅极;选择性保护具有有限余量。
接触开口靠近绝缘栅极;选择性保护具有有限余量。
CMP 清除场区多余金属,并保留孔内目标导体。
CMP 清除场区多余金属,并保留孔内目标导体。

独立原理示意;非课程截面、实测结果或工艺规格。

参考来源

[P1] 论文1999

Study of the SiO2-to-Si3N4 etch selectivity mechanism in inductively coupled fluorocarbon plasmas and a comparison with the SiO2-to-Si mechanism

M. Schaepkens, T. Standaert, N. R. Rueger, Pgm Patrick Sebel, G. Oehrlein, J. M. Cook

DOI: 10.1116/1.582108

[T1] 教科书2000

Silicon VLSI Technology - Full

James D. Plummer, Michael D. Deal, Peter B. Griffin

Silicon VLSI Technology · ISBN 978-0130850379

订阅 SemiFlows 周刊

每周一封,讲一个工艺步骤背后的物理与化学。留下邮箱,确认一次即可,随时退订。

订阅周刊

想直接使用 AI 助手与完整流程?注册账号即自动收到周刊。 免费注册

常见问题

自对准为接触增加了什么?
已有保护结构与选择性去除在栅附近提供材料边界。光刻仍负责开口位置,保护也只有有限裕量。
沉积 SiN 硬掩模是否表示接触已经打开?
不是。图示第 165 步准备图形载体,后续开口和金属填充状态还需要其它工序。
高接触电阻能否指向唯一根因?
不能。开口未清通、界面残留、金属覆盖不足和空洞都可能限制目标路径,需要结构与界面证据区分。

相关文章

互连2026年7月4日6 分钟阅读

半导体制造中的自对准接触(SAC):原理、物理机制与集成逻辑

当半导体技术节点微缩至 28 nm 以下时,晶体管栅极间距的缩小速度快于光刻套刻精度的改善,这使得器件密度与良率之间产生了根本性的矛盾。

互连2026年5月31日6 分钟阅读

自对准接触氧化层原理:物理机制、工艺整合与先进制程演进

在早期平面互补金属氧化物半导体(CMOS)技术中,接触极的位置主要由光刻对准容差决定,对叠误差直接限制了晶体管的集成密度。

互连2026年5月31日6 分钟阅读

低能量接触工程:物理原理、工艺机制与先进制程集成

在现代超大规模集成电路(VLSI)制造中,金属-半导体界面处的接触电阻($R_c$)已成为限制晶体管开关速度与能量效率的主要瓶颈之一。随着逻辑器件从平面结构演变为诸如鳍式场效应晶体管等三维架构,物理接触面积急剧收缩。

互连2026年7月4日6 分钟阅读

低能量接触(Low Energy Contact,LEC)在半导体制造中的应用:物理学、工艺原理及先进节点演进

随着CMOS技术持续微缩进入纳米尺度,金属互连与半导体源/漏区界面相关的电阻——即接触电阻——已成为限制晶体管性能的最主要寄生元件之一。

互连2026年3月15日9 分钟阅读

铜双大马士革:沟槽、通孔、填充与 CMP 的交接

铜双镶嵌先在介质中形成水平沟槽与向下连接的通孔,再把两者纳入同一轮金属填充和 CMP。这里的“双”指线与孔共同组织在一个金属化周期中,不是刻蚀两次,也不是两层金属同时长出来。

自对准接触(SAC):选择性刻蚀、保护边界与接触集成 | SemiFlows Blog