先进半导体制造中自对准硅化物（Salicide）的物理原理与工艺整合

引言

自对准硅化物（Salicide）技术是互补金属氧化物半导体（CMOS）逻辑芯片制造中的核心整合模块。随着晶体管尺寸微缩至深亚微米阶段，器件的本征沟道电阻显著下降，使得寄生电阻成为限制器件开关速度和电路整体性能的主要瓶颈。主要的寄生电阻来源包括栅极电极的薄层电阻以及源极与漏极有源区的接触电阻。

传统的金属化方案需要在有源区上方通过独立的光刻对准步骤来定义接触孔图案。随着物理尺寸的缩小，这带来了严苛的套刻裕度与对准限制。自对准硅化物工艺通过在栅极和源/漏极区域的暴露硅表面同时形成低电阻率的过渡金属硅化物，解决了这些微缩限制。在整个有源区而不仅是在接触孔内部形成硅化物，可以通过显著扩大硅化物与底层硅之间的界面面积来改善接触电阻 [T1]。

物理与反应机制

自对准硅化物工艺的物理基础是金属与硅之间的固态扩散、界面热力学以及相变动力学。在硅衬底上沉积一层过渡金属薄膜并施加热能，会驱动固相相互扩散向吉布斯自由能更低的状态演化。具体的相演变路径取决于扩散速率、相核形成能垒以及热预算。

在钴-硅（Co-Si）体系中，热激活过程通常驱动相态从富金属的二钴化硅（Co2Si）演变为一钴化硅（CoSi），最终转变为低电阻率的二硅化钴（CoSi2）。在镍-硅（Ni-Si）体系中，反应相序在较低温度下为二镍化硅（Ni2Si），在中等温度下转变为一镍化硅（NiSi）；若退火温度过高，则会形成高电阻率的二硅化镍（NiSi2）。明确固相反应过程中的主要扩散物种对于控制横向生长至关重要；由于钴和镍在其一硅化物形成过程中作为主要扩散物种，相较于硅为主扩散物种的体系，金属越过介质边界的横向过生长得到了有效抑制。

在界面物理层面，硅化物接触工程的目标是降低有源区薄层电阻和金属-半导体接触电阻率。电气接触电阻取决于界面处的肖特基势垒高度与活性载流子浓度。通过离子注入对硅衬底进行重掺杂可以极度收窄耗尽区宽度，使量子力学场致发射（隧道效应）成为主要的载流子传输机制，从而显著降低接触电阻率。

工艺原理

标准的自对准硅化物模块依赖于以下自对准工艺步骤流程：

1. 金属沉积：利用物理气相沉积（PVD）在包含暴露硅区域（栅极、源极和漏极）以及绝缘侧墙和隔离结构的整个晶圆表面毯式沉积一层过渡金属薄膜（如钴或镍）。
2. 第一步退火（FSA）：采用低温快速热退火（RTA）驱动固相反应，仅在金属与暴露硅直接接触的位置选择性生成初步硅化物相。沉积在介质栅极侧墙和场隔离区域上的金属保持未反应状态，因为这些区域没有可用于硅化反应的暴露硅 [T2]。
3. 选择性湿法刻蚀：在初始热处理步骤之后，选择性湿法刻蚀可从绝缘介质表面去除未反应的金属，同时保留已反应的硅化物区域 。这一化学剥离过程去除了栅极与源/漏极之间的导电未反应金属，避免了节点间短路。
4. 第二步退火（SSA）：在更高温度下进行第二次 RTA 退火，将中间相硅化物转化为最低电阻率的热力学稳定相（如将 CoSi 转化为 CoSi2）。

在 FSA 和 SSA 过程中需要严格控制环境气氛（如氮气或氩气）与温度，以防止金属发生不必要的氮化或氧化，并避免横向扩散。

挑战与失效模式

整合自对准硅化物模块面临多种物理权衡与潜在失效机制：

• 热团聚：在过高的热预算下，薄硅化物膜在表面与界面能最小化的驱动下发生形态失稳，连续薄膜断裂成不连续的高电阻孤岛，导致窄线薄层电阻剧烈上升。
• 横向侵蚀（桥接短路）：若第一步反应退火的温度过高或金属原子扩散过快，硅化反应可能沿栅极侧墙下方横向蔓延，在栅极电极与源/漏极之间形成导电通道，引发器件短路失效。
• 硅消耗与结漏电流：硅化物的形成会按固定化学计量比消耗底层硅。在超浅结器件中，若沉积金属过厚或热预算失控，硅化物与硅的界面会深入 p-n 结耗尽区，产生金属诱导缺陷态与局部电场集中点，导致二极管反向漏电流显著增加。

制程节点演进

硅化物材料与接触整合方案在各个半导体技术节点不断演进：

• 平面工艺节点：在 28nm Planar Flow 等平面节点中，镍基硅化物凭借更低的形成温度和更少的硅消耗取代了钛和钴硅化物。通过引入铂合金化（形成 NiPtSi），提高了热稳定性并推迟了向高电阻 NiSi2 相的转变。
• 3D 多栅架构：在 14nm FinFET 和 7nm FinFET 等 3D 器件中，狭窄鳍片的物理体积严重限制了电流注入面积，导致寄生接触电阻急剧上升。先进节点结合高k金属栅（HKMG）工艺，采用了原位掺杂的外延生长源/漏极材料（如 pMOS 的 SiGe 和 nMOS 的 SiP）以及凹陷式接触几何结构，以最大化有效接触面积。
• 线中间（MEOL）演进：在 7nm 及更先进节点，线中间 contact plug 逐步转向使用钴（Co）或钌（Ru）等新型金属直接填充，以应对电迁移风险并降低垂直接触电阻。

相关工艺模块

自对准硅化物模块与前道（FEOL）及线中间（MEOL）的多个相邻步骤紧密关联：

• 杂质激活与掺杂：离子注入和退火在金属沉积前建立源/漏极的高活性载流子浓度，为形成低电阻隧道接触奠定基础。
• 侧墙形成：各向异性干法刻蚀定义介质侧墙轮廓，确立栅极与源/漏极硅化物之间的物理间隔。刻蚀过程中的侧墙损耗会增加桥接短路的风险。
• 层间介质平坦化：在硅化物形成与剥离后，利用化学机械平坦化（CMP）平坦化覆盖的层间介质，为后续接触孔光刻与金属填充提供平整表面。

未来展望

随着半导体产业向 3nm 以下节点及纳米片（Nanosheet）、互补场效应晶体管（CFET）演进，传统硅化物接触界面正逼近物理极限。新兴研究集中于插入超薄界面层以解除费米能级钉扎并降低肖特基势垒高度。同时，原子层沉积（ALD）在过渡金属沉积中的应用日益广泛，为复杂 3D 结构提供了原子级厚度控制与均匀台阶覆盖。